【技術文章】PCI Express Gen1/2/3/4

Granite River Labs, GRL
Wing Tseng 曾威華 

 

          隨著 3C 產品的傳輸介面與時俱進,例如:USB、Thunderbolt、Ethernet…,在主機板上的 PCIe 也必須跟著提升速度,目前 PCI-SIG 已公開 PCIe 速度有 Gen1〜Gen5 五種傳輸速度。

 

» 參考時鐘(Reference Clock)

一個標準 PCIe 裝置的參考時鐘有正負兩個差分訊號,規格整理如表一:

GRL, test lab, certification test, USB, USB4, PCIe, PCle 2.0, PCle 4.0, PCle 3.0, USB compliance test, PCle compliance test, PCI-SIG, PCle test, PCle 4.0 compliance test, Electrical Test, Lane, Physical Layer, PCIe測試, PCIe認證, 電腦匯流排, PCI-X, PCIe 腳位

表 1

 

» 編碼方式

PCIe 所使用到的編碼方式也整理如表二:

GRL, test lab, certification test, USB, USB4, PCIe, PCle 2.0, PCle 4.0, PCle 3.0, USB compliance test, PCle compliance test, PCI-SIG, PCle test, PCle 4.0 compliance test, Electrical Test, Lane, Physical Layer, PCIe測試, PCIe認證, 電腦匯流排, PCI-X, PCIe 腳位

表 2

 

所以可發現 PCIe 3.0 和 PCIe 4.0 比起 PCIe 1.1 和 2.0 更有效率的傳輸資料。PCIe 3.0 與 PCIe 4.0 的編碼有效率 98.46% 而 PCIe 1.1 與 PCIe 2.0 只有 80%。

 

» 發送端 Equalization (Tx EQ)

在 PCIe 的傳送中使用到 EQ 來優化訊號,以下我將分別針對 PCIe 1.1、2.0、3.0 和 4.0 整理相對應的 EQ 值。首先是 PCIe 1.1 和 2.0 如表三:

GRL, test lab, certification test, USB, USB4, PCIe, PCle 2.0, PCle 4.0, PCle 3.0, USB compliance test, PCle compliance test, PCI-SIG, PCle test, PCle 4.0 compliance test, Electrical Test, Lane, Physical Layer, PCIe測試, PCIe認證, 電腦匯流排, PCI-X, PCIe 腳位

表 3

 

隨著 PCIe 2.0 傳輸速度的提升,比 PCIe 1.1 多增加了 De-Emphasis -6.0dB 的 EQ。

接著整理出 PCIe 3.0 與 PCIe 4.0 的 Preset 表四:

GRL, test lab, certification test, USB, USB4, PCIe, PCle 2.0, PCle 4.0, PCle 3.0, USB compliance test, PCle compliance test, PCI-SIG, PCle test, PCle 4.0 compliance test, Electrical Test, Lane, Physical Layer, PCIe測試, PCIe認證, 電腦匯流排, PCI-X, PCIe 腳位

表 4

 

P10 的 De-emphasis 為變數,當傳送端的 Boost level 為 Full Swing 時使用此組 Preset,在 PCIe 4.0 中 P11〜P15 目前保留尚未定義 Pattern。

 

» 接收端 Equalization(Rx EQ)

在 PCIe 1.1 及 2.0 中並沒有使用 Rx EQ,但到了 PCIe 3.0 則開始使用 Rx EQ 來優化訊號,我也將 PCIe 3.0 與 PCIe 4.0 的 Rx EQ 整理如下表, PCIe 4.0 比起 PCIe 3.0 的 Rx EQ 多了 DFE 的第二階修正:

GRL, test lab, certification test, USB, USB4, PCIe, PCle 2.0, PCle 4.0, PCle 3.0, USB compliance test, PCle compliance test, PCI-SIG, PCle test, PCle 4.0 compliance test, Electrical Test, Lane, Physical Layer, PCIe測試, PCIe認證, 電腦匯流排, PCI-X, PCIe 腳位

表 5

 

» 動態 Equalization

在 PCIe 3.0 與 PCIe 4.0 中 Root Complex(RC)和 Adding In Card(AIC)會使用動態 EQ 來互相找到最佳配置的 Tx 和 Rx EQ 參數,在 PCIe 3.0 的動態 EQ 分有以下四個步驟整理如表六, 若 RC 和 AIC 雙方皆有支援 PCI-e 4.0,當做完 PCI-e 3.0 的動態 EQ 之後,接著就會開始做 PCI-e 4.0 的動態 EQ:

GRL, test lab, certification test, USB, USB4, PCIe, PCle 2.0, PCle 4.0, PCle 3.0, USB compliance test, PCle compliance test, PCI-SIG, PCle test, PCle 4.0 compliance test, Electrical Test, Lane, Physical Layer, PCIe測試, PCIe認證, 電腦匯流排, PCI-X, PCIe 腳位

表 6

 

 

參考文獻

  • PCI Express Base Specification Revision 3.1a, December 7, 2015 PCI Express Card
  • Electromechanical Specification Revision 3.0, July 21, 2013 PCI Express Base Specification
  • Revision 4.0 Version 1.0, September 27, 2017 PCI Express Card Electromechanical Specification
  • Revision 4.0 Version 0.9, November 27, 2018

 

文章下載

 

作者
GRL 台灣技術工程師 曾威華 Wing Tseng

擅長 USB、PCIe、SATA 介面測試。GRL 技術文章作者及講師。希望幫助大家順利測試拿到介面 Logo,彼此互相交流共同成長飛翔。

想瞭解更多相關服務,歡迎聯絡:

11493台北市內湖區內湖路一段516號4樓
電話: +886 (2) 2657-2199 #105
Email: info_taiwan@graniteriverlabs.com
官網: www.graniteriverlabs.com.tw

 

本文件中規格特性及其說明若有修改恕不另行通知。                        發佈日期 2019/07/30 AN-190703-TW