【技術文章】DDR Overview

Granite River Labs, GRL
Wing Tseng 曾威華

 

          在開始介紹 DDR 之前,首先要了解記憶體的功用為何?大多數的 3C 產品在運作時,會將正在使用的程式存放到一個短期資料儲存區,該空間即為記憶體,所以有了記憶體的運用能使 3C 產品更快速的切換程式以方便使用。

 

» 記憶體的歷史

圖 1:記憶體的種類及發展史

 

          記憶體(Memory)又可分為 DRAM(Dynamic Random Access Memory)動態隨機存取記憶體和 SRAM(Static Random Access Memory)靜態隨機存取記憶體兩種。兩種都是揮發性的記憶體,SRAM 的主要使用 flip-flop 正反器,通常用於快取(Cache),而 DRAM 則是使用電容器及電晶體組成。RDRAM(Rambus DRAM)因較為少見也非本篇文章主角,其他還有早期的 FP RAM、EDO RAM 也就不多作介紹。

         DRAM 中又以 SDRAM(Synchronous Dynamic Random Access Memory)同步動態隨機存取記憶體在近幾年來最廣為使用,SDRAM 最重要的就是能夠”同步”記憶體與處理器(CPU)的時脈,讓 SDRAM 時脈頻率可超過 100MHz 使傳輸資料更能即時到位。SDRAM 亦可稱為 SDR SDRAM(Single Data Rate SDRAM)。

         DDR(Double Data Rate)其實指的是 DDR SDRAM(Double Data Rate SDRAM),SDRAM 及 DDR 主要差異有三點整理如下:

表 1

 

          目前負責訂定 DDR 規範的協會為 JEDEC(Joint Electron Device Engineering Council),但現在它的全名則是 JEDEC 固態技術協會(JEDEC Solid State Technology Association)。

 

» DDR 歷代規格介紹

表 2:歷代 DRAM 規格

 

          有了記憶體的認識之後,我們將歷代 DRAM 的規格整理如上表,歷代演進除了傳輸速率越來越快還有工作電壓越來越低,記憶體 Topology 在 DDR2 之前 Command/Address 和 Clock 用 T-Branch 分支方式傳給每一個記憶體顆粒,但在 DDR3 之後 Command/Address 和 Clock 則改用 Fly-by 串
列給每一個記憶體顆粒。

          另外記憶體連結形式在 DDR3 之前採用處理器(CPU)同時與多個記憶體晶片控制器連結的”多重分支”,但在 DDR4 之後每個記憶體晶片控制器有單獨與 CPU 連結的通道,即為”點對點”的連結形式。

 

» DDR 主要訊號與種類

DDR 的訊號類型主要分為以下五種:

表 3:DDR 訊號類型

* 讀取(Read)時,DQ 和 DQS 為同相位。寫入(Write)時,DQ 和 DQS 會有 90 度的相位差。

 

而目前 DDR 種類大致分為以下三種:

DDR 種類 描述
DDR 多用於桌上型和筆記型電腦的記憶體,目前 2020 年已發布到 DDR5
LPDDR 多用於行動裝置和平板電腦的 Low Power DDR,目前 2020 年已發布到 LPDDR5
GDDR 用於顯示卡的 Graphic DDR,目前 2020 年已發布到 GDDR6

表 4

 

最後將 DDR 與 LPDDR 歷代工作電壓值整理:

DDR 與 LPDDR 的工作電壓值比較 電壓值 Power(Voltage)
DDR/LPDDR 2.5 V 1.8 V
DDR2/LPDDR2 1.8 V 1.2 V
DDR3/LPDDR3 1.5 V 1.2 V
DDR4/LPDDR4 1.2 V 1.1 V
DDR5/LPDDR5 1.1 V 1.05 V

表 5

 

 

參考文獻

  • Low Power Double Data Rate SDRAM Standard(LPDDR), JESD209B, February 2009
  • Low Power Double Data Rate 2(LPDDR2), JESD209-2F, April 2011
  • DDR3 SDRAM Standard, JESD79-3F, July 2010
  • Low Power Double Data Rate 3(LPDDR3), JESD209-3C, August 2013
  • DDR4 SDRAM, JESD79-4, September 2012
  • Low Power Double Data Rate 4(LPDDR4), JESD209-4B, November 2015
  • Low Power Double Data Rate 5(LPDDR5), JESD209-5, February 2019

 

文章下載

 

作者
GRL 台灣技術工程師 曾威華 Wing Tseng

擅長 USB、PCIe、SATA 介面測試。GRL 技術文章作者及演講講師。希望藉由幫助大家順利測試拿到介面 Logo,彼此互相交流共同成長飛翔。

 

想瞭解更多相關服務,歡迎聯絡:

11493台北市內湖區內湖路一段516號4樓
電話: +886 (2) 2657-2199 #105
Email: info_taiwan@graniteriverlabs.com
官網: www.graniteriverlabs.com.tw

 

本文件中規格特性及其說明若有修改恕不另行通知。                        發佈日期 2020/03/10 AN-200302-TW